はい!どーも!!まっちゃんです! 今回はデジタル電子回路で出てくるカルノー図をちょっと練習してみた!って実況noteですw カルノー図の使い方を授業で習ったので、そのアウトプットみたいな感じで書いていきます! 完全主観で、内容が分かりにくいところもありますが、もし内4変数のカルノー図 一般的に、トランジスタ数が少ない方が、lsi上の面積が小さく、かつ動作スピードも速い。 もちろん、すべてのドントケアを囲む必要はない。 ということで、f(a,b,c,d) = a'・b・c' d a・c と簡単化される。回路図は以下のようになる。 簡単化したあとの回路図4変数のカルノー図が上下に重なった形になっています。 次に、この カルノー図の使用方法 について説明しましょう。 カルノー図のマス目は、論理式の最小項に対応することはすでに述べましたが、 ここに簡略化する論理関数の値 1 を書き込みます。 次に、これを2、4、8というループで囲み
3 カルノー図
